PowerPC 指令集架构介绍

发表于 2023-04-05 更新于 2023-04-16 分类于指令集架构

PowerPC 简介

PowerPC，有时也被简称 PPC，是一种精简指令集（RISC）架构。PowerPC 英文全名为 “Performance Optimization With Enhanced RISC – Performance Computing”。

PowerPC 是由 Apple、IBM、Motorola 三家公司在 1991 年设计的，设计源自 IBM 的 POWER 架构，主要应用在通信、工控、航天国防等要求高性能和高可靠性的一些高端领域。

PowerPC 指令集架构（PowerPC Instruction Set Architecture，PowerPC ISA），主要包括寄存器类别和指令格式两部分内容。

PowerPC 处理器提供 32 位和 64 位两种指令运行环境。

寄存器类别

PowerPC 用户态寄存器包括：

GPR（General Purpose Registers，通用寄存器，64 位），32 个
FPR（Floating-Point Registers，浮点寄存器，64 位），32 个
FPSCR（Floating-Point Status and Control Register，浮点状态和控制寄存器，32 位）
LR（Link Register，链接寄存器，64 位），用来存放函数的返回地址，转移指令的编码中 LK 位为 1 时，转移指令就会将当前指令地址加 4 后保存到 LR 寄存器，从而实现函数的调用和返回。
CTR（ Count Register，计数寄存器，64 位），用来保存循环变量。
XER（ Fixed-Point Exception Register，整数运算进位和溢出寄存器，64 位），用来存放整数运算的溢出、进位。分为 3 个有效位，1 个有效字段，其他是保留位。
- SO（第 32 位）：当检测到有指令设置 OV 时，置 1
- OV（第 33 位）：有符号数算术运算出现溢位
- CA（第 34 位）：无符号数算术运算出现进位
- 第 57~63 位：表示 load/store 指令传送的字节数
CR（Condition Register，条件寄存器，32 位），用来存放指令执行后的状态，分为 8 个字段（CR0 ~ CR7），每个字段 4 位。整数运算指令的结果状态保存到 CR0，浮点运算指令的结果状态保存到 CR1。
- CR0 [0]：小于 LT，结果为负时置 1
- CR0 [0]：大于 GT，结果为正时置 1
- CR0 [0]：等于 EQ，结果为 0 时置 1
- CR0 [0]：溢出 SO，结果溢出时置 1

指令格式

指令长度 4 字节 32 位，按字对齐，通常采用大端存储，指令最低 2 位忽略，通常为 0。
[0:5] 位表示操作码 OPCD，很多指令同时也有扩展码 XO（extended opcode）。
[6:31] 位根据不同指令格式，分别表示不同含义。

I-Form

无条件转移指令格式，如函数调用 bl 指令，跳转到指定函数并保存下一条指令地址：

1	bl LI AA=0,LK=1

LI (6:29) ：立即数字段（Immediate field），表示 24 位带符号的二进制整数，右侧添加 0b00 （即 LI*4）并符号扩展为 64 位。

AA (30) ：绝对地址位（Absolute Address bit）。

AA=0 表示立即数字段为当前指令地址的相对地址。对于 I-form 分支指令，分支目标的有效地址是 LI 字段符号扩展到 64 位后再加上分支指令地址。对于 B-form 分支指令，分支目标的有效地址是 BD 字段符号扩展到 64 位后再加上分支指令地址。
AA=1 表示立即数字段代表一个绝对地址。对于 I-form 分支指令，分支跳转目标的有效地址是 LI 字段符号扩展到 64 位。对于 B-form 分支指令，分支跳转目标的有效地址是 BD 字段符号扩展到 64 位。

LK (31) ：链接位（LINK bit）。